PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-268355

(43)Date of publication of application: 28.09.2001

(51)Int.Cl.

HO4N 1/40 G06T 1/00 1/19

HO4N HO4N 1/401

(21)Application number: 2000-077474

(71)Applicant: RICOH CO LTD

(22)Date of filing:

21.03.2000

(72)Inventor: TAGUCHI KAZUE


ISHIZAKI YUSUKE

(54) IMAGE SCANNING APPARATUS

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an image scanning apparatus capable of removing the cyclic noise of a main scanning line by a post-shading processing means, and clearing an EMI regulation by making the cyclic noise of the main scanning line equal to that in the following main scanning lines at the time of modulating the driving clock of a photoelectric converting means or analog processing with a spectrum diffuse clock.

SOLUTION: The phases of modulation cycles of a spectrum diffuse clock generating circuit 117 are lined up corresponding to a scanning line synchronizing signal LSYNC so that the phases of modulation frequencies can be matched by a modulation phase aligning means 131. Thus, it is possible to make the cyclic noise of a main scanning line equal to that in the following main scanning lines. Therefore, it is possible to remove the cyclic noise by a post-shading correcting circuit 103, and to clear an EMI regulation.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-268355 (P2001-268355A)

最終頁に続く

(43)公開日 平成13年9月28日(2001.9.28)


(51) Int.Cl. ⁷		識別記号	FΙ			テーマコード(参考)
H 0 4 N	1/40		G06T	1/00	4601	D 5B047
G06T	1/00	460	H04N	1/40	101	F 5C072
H 0 4 N	1/19			1/04	102	5 C O 7 7
	1/401	•		1/40	101	A
			審査韻求	未請求	請求項の数5	OL (全 21 頁)
(21)出願番号		特顧2000-77474(P2000-77474)	(71)出願人		747 吐リコー	
(22)出願日		平成12年3月21日(2000.3.21)		東京都	大田区中馬込17	厂目3番6号
			(72)発明者	田口 君	印重	
				東京都	大田区中馬込1	「目3番6号 株式
				会社リン	コー内	
			(72)発明者	石▲ざ	き▼ 雄祐	
				東京都	大田区中馬込1	「目3番6号 株式
				会社リ	コー内	
			(74)代理人	1001011	177	
				弁理士	柏木 慎史	(外1名)

(54) 【発明の名称】 画像説取装置

(57)【要約】

【課題】 光電変換手段やアナログ処理の駆動クロック にスペクトラム拡散クロックによる変調をかける上で、 主走査ラインの周期的なノイズを次の主走査ライン以降 に対して等しくすることにより、後段のシェーディング 処理手段で取り除くことができ、EMI規制をクリアし 得る画像読取装置を提供する。

【解決手段】 変調位相整列手段131によりスペクト ラム拡散クロック発生回路 1 1 7 の変調周期の位相を主 走査ライン同期信号LSYNCに対応させて揃えて、変 調周波数の位相を一致させることで、主走査ラインの周 期的なノイズを次の主走査ライン以降に対しても等しく することができるようにした。よって、後段のシェーデ ィング補正回路103により周期的なノイズを取り除く ことができ、EMI規制をクリアできる。



(4)

【特許請求の範囲】

【請求項1】 光像を受光して受光量に応じたアナログ信号を出力するライン状の光電変換手段と、

1 .

原稿画像を露光してその原稿画像に応じた光像を前記光 電変換手段へ導く光学系と、

前記光電変換手段から出力されるアナログ信号に対する サンプルホールド手段を含み前記アナログ信号をアナロ グ処理するアナログ処理手段と、

このアナログ処理手段により処理されたアナログ信号を デジタル信号に変換するA/D変換手段と、

このA/D変換手段により変換されたデジタル信号をシェーディング処理するシェーディング処理手段と、

少なくとも前記光電変換手段、前記アナログ処理手段、 前記A/D変換手段及び前記シェーディング処理手段の 各動作クロックを発生させるタイミング信号発生手段 と、

このタイミング信号発生手段に対する基準クロックを発生させる基準クロック発生手段と、

これらのタイミング信号発生手段と基準クロック発生手段との間に介在されて前記基準クロックを周波数変調す 20 るスペクトラム拡散クロック発生手段と、

このスペクトラム拡散クロック発生手段の変調周期の位相を主走査ライン同期信号に対応させて揃える変調位相整列手段と、を備える画像読取装置。

【請求項2】 前記変調位相整列手段は、主走査ライン 同期信号を前記スペクトラム拡散クロック発生手段に対 するリセット信号とする請求項1記載の画像読取装置。

【請求項3】 前記変調位相整列手段は、前記光電変換 手段の電荷蓄積時間を決定する移送ゲートクロック信号 を前記スペクトラム拡散クロック発生手段に対するリセ 30 ット信号とする請求項1記載の画像読取装置。

【請求項4】 前記主走査ライン同期信号の周期が、前記スペクトラム拡散クロック発生手段の変調周期の整数倍である請求項1ないし3の何れかーに記載の画像読取装置。

【請求項5】 前記シェーディング処理手段は、前記光電変換手段の全画素分の黒メモリを備える請求項1ないし4の何れか一に記載の画像読取装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、イメージスキャナ、デジタル複写機のスキャナ部等のライン状のCCD固体撮像素子等の光電変換手段を用いて原稿画像を読み取る画像読取装置に関する。

[0002]

【従来の技術】一般に、この種の画像読取装置で用いられるCCD固体撮像素子等の光電変換素子を駆動するのに転送クロック×2、リセットクロック、クランプクロック、最終段クロック等の多数のクロックを使用しているので、この駆動クロックの基本周波数成分の高調波が 50

発生する。また、CCD固体撮像素子を搭載した基板は、光学系の構成上、結像レンズ面に対して平行に取り付けられるため、駆動クロック発生用のタイミング信号発生回路とは別基板になっていることが多い。この場合、ハーネス接続となり、この部分からの電磁波放射も避けられない状態である。このような放射電磁波があると、近くにある他の機器が誤動作してしまう可能性もあるので、EMI(Electromagnetic interference:電磁波干渉)対策が必要となる。

10 【0003】この点、例えば、特開平9-98152号 公報によれば、マイコンや同期クロックを使用するデジタル回路に対する一般的な EMI対策法として拡散スペクトラムクロック生成装置を基準クロック発生装置の後段に設けることが提案されている。即ち、基準クロック発生装置によるクロック信号を周波数変調するスペクトラム拡散技術を使用することで、高調波のピークの周波数分布を広げてピークを下げることで、クロックによる高調波成分を下げて EMI 低減を図るようにしたものである。

0 [0004]

【発明が解決しようとする課題】ところが、特開平9-98152号公報例による場合、一般的なEMI対策に留まるものであり、画像読取装置固有のEMI対策は特に考慮されておらず、必ずしもEMI規制をクリアし得るものではない。

【0005】より具体的には、例えば、光電変換手段(CCD)やアナログ処理回路の駆動クロックにスペクトラム拡散クロックによる変調をかけると、サンプリングする信号の波形形状によっては周期的なノイズが発生することが考えられる。即ち、アナログ回路に関しては、そのアナログ出力部においては信号出力部分が十分に平坦性を保てれば特に問題がないが、平坦性を保てなくなってくると問題となる。特に、動作周波数が高くなればなるほど困難となる。

【0006】このようなことから、現状では、EMIフィルタを用いるとか6層基板等の多層基板を用いるとか、板金や板ばねのグランディングやシールド強化を図るといったメカ的な対策が必要で、コストが嵩むものとなっている。

0 【0007】そこで、本発明は、光電変換手段やアナログ処理回路の駆動クロックにスペクトラム拡散クロックによる変調をかける上で、主走査ラインの周期的なノイズを次の主走査ライン以降に対して等しくすることにより、後段のシェーディング処理手段で取り除くことができ、EMI規制をクリアし得る画像読取装置を提供することを目的とする。

【0008】また、本発明は、横レジスト(主走査方向の読取位置の機械差)等のばらつきの影響を受けることもない画像読取装置を提供することを目的とする。

【0009】また、本発明は、スペクトラム拡散クロッ

ク発生手段を入れた場合と入れない場合とで主走査ライ ン同期信号の周期を等しくすることで、同期信号周期の ずれによる倍率ずれや読取値の微妙なずれ(光電変換手 段の電荷蓄積時間のずれ)を防止できる画像読取装置を 提供することを目的とする。

【0010】さらには、変調によるノイズは黒部側に影 響度が大きいが、この変調による変動を確実に取ること ができる画像読取装置を提供することを目的とする。

[0011]

【課題を解決するための手段】請求項1記載の発明は、 光像を受光して受光量に応じたアナログ信号を出力する ライン状の光電変換手段と、原稿画像を露光してその原 稿画像に応じた光像を前記光電変換手段へ導く光学系 と、前記光電変換手段から出力されるアナログ信号に対 するサンプルホールド手段を含み前記アナログ信号をア ナログ処理するアナログ処理手段と、このアナログ処理 手段により処理されたアナログ信号をデジタル信号に変 換するA/D変換手段と、このA/D変換手段により変 換されたデジタル信号をシェーディング処理するシェー ディング処理手段と、少なくとも前記光電変換手段、前 20 記アナログ処理手段、前記A/D変換手段及び前記シェ ーディング処理手段の各動作クロックを発生させるタイ ミング信号発生手段と、このタイミング信号発生手段に 対する基準クロックを発生させる基準クロック発生手段 と、これらのタイミング信号発生手段と基準クロック発 生手段との間に介在されて前記基準クロックを周波数変 調するスペクトラム拡散クロック発生手段と、このスペ クトラム拡散クロック発生手段の変調周期の位相を主走 査ライン同期信号に対応させて揃える変調位相整列手段 と、を備える。

【0012】従って、光電変換手段やアナログ処理手段 の駆動クロックにスペクトラム拡散クロックによる変調 をかけると、サンプリングする信号の波形形状によって は周期的なノイズが発生することが考えられるが、変調 位相整列手段によりスペクトラム拡散クロック発生手段 の変調周期の位相を主走査ライン同期信号に対応させて 揃えることで、変調周波数の位相が一致するので、主走 査ラインの周期的なノイズを次の主走査ライン以降に対 しても等しくすることができ、よって、後段のシェーデ ィング処理手段により周期的なノイズを取り除くことが 40 でき、EMI規制をクリアできることとなる。

【0013】請求項2記載の発明は、請求項1記載の画 像読取装置において、前記変調位相整列手段は、主走査 ライン同期信号を前記スペクトラム拡散クロック発生手 段に対するリセット信号とする。

【0014】従って、主走査ライン同期信号を用いてス ペクトラム拡散クロックの変調プロフィールのライン毎 の同期が確実に取られるので、周期的なノイズが発生し ても後段のシェーディング処理手段により確実に取り除 くことかできる。

【0015】請求項3記載の発明は、請求項1記載の画 像読取装置において、前記変調位相整列手段は、前記光 電変換手段の電荷蓄積時間を決定する移送ゲートクロッ ク信号を前記スペクトラム拡散クロック発生手段に対す るリセット信号とする。

【0016】従って、主走査ライン同期信号に周期が等 しいCCD等の光電変換手段に対する駆動クロックの一 部でありその電荷蓄積時間を決定するための移送ゲート クロック信号をリセット信号として利用することによ り、横レジストのばらつきの影響を受けることなく、周 期的なノイズを取り除くことができる。

【0017】請求項4記載の発明は、請求項1ないし3 の何れか一に記載の画像読取装置において、前記主走査 ライン同期信号の周期が、前記スペクトラム拡散クロッ ク発生手段の変調周期の整数倍である。

【0018】従って、主走査ライン同期信号の周期を変 調周期の整数倍とすることにより、スペクトラム拡散ク ロック発生手段を入れた場合と入れない場合とで主走査 ライン同期信号の周期を等しくすることで、同期信号周 期のずれによる倍率ずれや読取値の微妙なずれ(光電変 換手段の電荷蓄積時間のずれ)を防止できる。

【0019】請求項5記載の発明は、請求項1ないし4 の何れか一に記載の画像読取装置において、前記シェー ディング処理手段は、前記光電変換手段の全画素分の黒 メモリを備える。

【0020】従って、変調によるノイズは黒部側に影響 度が大きいが、シェーディング処理手段に黒メモリを全 画素分持つことにより、変調による変動を確実に取るこ とができる。

[0021] 30

【発明の実施の形態】本発明の一実施の形態を図面に基 づいて説明する。

【0022】 [前提的構成例] まず、図1に基づいて本 実施の形態が適用されるデジタル複写機1の概略構成に ついて説明する。このデジタル複写機は、原稿から画像 を読み取る画像読取装置であるスキャナ部2と、印刷用 紙に画像を形成するプリンタ部3とを有する。

【0023】でのプリンタ部3は、内部上方に配置され たドラム状の感光体4の周囲に、トナークリーナ5、帯 電チャージャ6、レーザスキャナ7、4個の現像器8、 転写ベルト9等が配置されており、この転写ベルト9や 定着器10が用紙搬送路11に配置されることにより電 子写真機構12が形成されている。

【0024】また、この電子写真機構12に用紙搬送路 11で連通する位置には、サイズや方向が相違する印刷 用紙を供給する複数の給紙カセット13や手差トレイ1 4が設けられており、これらの手差トレイ14や給紙カ セット13にセットされた印刷用紙を駆動制御機構(図 示せず)が電子写真機構12に供給する。なお、本実施 50 の形態のプリンタ部3は、電子写真機構12により印刷

20

用紙にフルカラーで画像を形成するので、4個の現像器8の各々には、YMCBk (Yellow, Magenta, Cyan ide, Black)のカラートナー(図示せず)が個々に収納されている。

【0025】また、スキャナ部2は、本体ハウジング15の上面にコンタクトガラス16が設けられており、このコンタクトガラス16の上面に読取原稿(図示せず)が載置される。そして、このコンタクトガラス16に対向する位置に第1の走査ユニット17が移動自在に支持されており、この第1の走査ユニット17は、ハロゲンランプ19と反射面が45度に傾斜した反射ミラー20とで形成されており、第2の走査ユニット18は、各々45度に傾斜して内角90度で対向する一対の反射ミラー21,22で形成されている。

【0026】そして、この第2の走査ユニット18の反射ミラー22と対向する位置には、結像光学系23を介して光電変換手段としての3ラインCCD24には、CCDアレイからなりB光とG光とR光とを各々読み取るBラインとGラインとRライン(何れも図示せず)とが、数ラインの間隔で連設されている。

【0027】ここで、第1・第2の走査ユニット17、18の走査速度は2:1に設定されているので、コンタクトガラス16から第1・第2の走査ユニット17,18を介して3ラインCCD24まで連通する結像光路の光路長は、第1・第2の走査ユニット17,18が移動しても一定である。そして、このような一定長の結像光路により、コンタクトガラス16に載置されてハロゲンランプ19により照明された読取原稿の反射光を、3ラインCCD24が画像データに光電変換する。

【0028】また、本体ハウジング150上面でコンタクトガラス16より手前には操作パネル25が設けられている。この操作パネル25には、外観的には図2に示すように、1個のタッチパネル26と各種キー27~36とが設けられている。

【0029】より詳細には、この操作パネル25には、複写動作に関連した基本的な各種キーとして、数値を入力操作するテンキー27、モード初期化や予熱開始を入力操作するクリア/予熱キー28、割込動作の開始を入力操作する割込キー29、画質調整を入力操作する画質調整キー30、モード登録やモード呼出の開始を入力操作するプログラムキー31、複写開始を入力操作するスタートキー32、データ初期化や動作中止を入力操作するスタートキー32、データ初期化や動作中止を入力操作するクリア/ストップキー33、画像データのエリア加工キー34、手差両面モードのモード設定を入力操作する手差両面キー35、タッチパネル26の輝度を調節する調光キー36等が設けられている。

【0030】そして、上述のような各種キー27~36 によりキーボード37が1個のユニットとして形成されており、このキーボード37にタッチパネル26を組み込むことにより操作パネル25が形成されている。

【0031】さらに、タッチパネル26の周囲には、図3に示すように、その画像表示に関連した各種キーとして、画像読取の開始を入力操作する読取キー38、画像データの全体表示を入力操作する全体キー39、画像表示の倍率が約150,200,300(%)として入力操作される3個の拡大キー40、表示画面の移動を入力操作する画面移動キー41、カーソルの移動を入力操作するカーソルキー42、カーソルを指定点にプロットすることを入力操作する点指定キー43、指定点による加工エリアの設定を入力操作する別じるキー44、最後の指定点の消去を入力操作するクリアキー45、全部の指定点の消去を入力操作するオールクリアキー46等が設けられている。

【0032】ここで、本実施の形態のデジタル複写機1 の電気的なブロック構造を図4に基づいて説明する。ス キャナ部2とプリンタ部3との各々が、各種制御を実行 するシステム制御ユニット47と、画像データを加工処 理する画像処理ユニット48とに各々接続されている。 そして、システム制御ユニット47には、各種コマンド を通信するシリアル通信ドライバ49を介してCPU5 0が接続されており、画像処理ユニット48には、画像 データを通信するデータバッファ51、画像データの転 送をスケジューリングするFIFO(First In Firs t Out)のラインバッファ52、画像データを蓄積する DRAM(Dynamic RAM) 53が順次接続されている。 【0033】ここで、CPU50には、DMAC(Dir ect Memory Access Controller) が内蔵されてお り、このDMACがDRAM53に接続されている。さ らに、CPU50には、タッチパネル26の表示を制御 するLCDコントローラ54とキーボード37等とが接 続されており、制御プログラムなどを記憶したROM5 5及びSRAM (Static RAM) 56も接続されてい る。そして、LCDコントローラ54には、画像データ が展開されるVRAM(Video RAM)5-7が接続さ れており、このVRAM57にLCDコントローラ54 を介してDRAM53が接続されている。

【0034】なお、タッチパネル26は、EL(Elect ro Luminescence)等のバックライト(図示せず)とドットマトリクスのLCDモジュール58とアナログのスイッチプレート59とを順次積層した構造となっている。LCDモジュール58により操作キーとして表示されたメニューをスイッチプレート59により入力操作でき、ディスプレイエディタとしても機能する。

【0035】さらに、操作パネル25の電気的なブロック構造を図5に基づいて説明する。まず、ROM60a 50 とRAM61とが直結されたLCDコントローラ54 に、タッチパネル26のLCDモジュール58とスイッ チプレート59とキーボード37とが接続されている。 なお、このキーボード37のキー27~36の一部に は、LEDが内蔵されているので、キーボード37には LEDドライバ62が接続されている。

【0036】そして、LCDコントローラ54には、ア ドレスラッチ63が接続されており、このアドレスラッ チ63とLCDコントローラ54とは、CPU64に接 続されている。このCPU64には光トランシーバ65 が接続されており、この光トランシーバ65は、外部装 10 置(図示せず)と各種データを光線でシリアル通信す る。さらに、アドレスラッチ63にはアドレスデコーダ 66が接続されており、このアドレスデコーダ66は、 LCDコントローラ54とLEDドライバ62とROM 60bに直結されると共に、CPU64にシステムリセ ット67を介して接続されている。

【0037】さらに、タッチパネル26のスイッチプレ ート59は、図6に示すように、X方向の両端部に透明 電極が形成された透明基板68と、Y方向の両端部に透 明電極が形成された透明基板69とを積層した構造とな 20 っている。そしてこのスイッチプレート59に接続され た座標検出回路70は、アナログスイッチ71やプルア ップ抵抗72や各種ゲート73~80やA/D変換手段 81及びコントローラ82により形成されている。

【0038】なお、このような座標検出回路70による タッチパネル26の操作位置の座標検出は、透明基板6 8,69の電位 X1, Y1, X2, Y2 とに従って下記 の表1のような条件の演算処理で実行される。

[0039]

【表1】

I	N	OUT			
校出、初定	X/Y	Χı	Y 1	X 2	Y 2
0	O	VIN	H	Ζ.	L
0	1	н	VIN	L	Z
· 1	X	L	VIN	L	Z

【0040】このような基本構成において、本実施の形 態のデジタル複写機1により読取原稿の画像を複写する 場合は、読取原稿がスキャナ部2により読取走査されて RGBの画像データが出力され、このRGBの画像デー タから生成されたYMCBkの画像データがプリンタ部 3により印刷用紙に印刷される。このような画像複写を 実行する場合は、タッチパネル26の手動操作によりス キャナ部2やプリンタ部3等に各種情報が設定され、こ の設定情報に対応してスキャナ部2やプリンタ部3が動

【0041】ここで、タッチパネル26の表示画面の具 体例を図7及び図8に示す。複写動作の基本画面には、 図7に示すように、カラーモード、自動濃度、マニュア

自動変倍、等倍、ソート、スタック等のモード選択のメ ニューが表示され、さらに、クリエイト、カラー加工、 移動/ブック加工、変倍等のサブ画面選択のメニューも 表示される。図8は、手差両面モードに設定された場合 の画面例を示す。

【0042】次に、3ラインCCD24により光電変換 されて得られる画像データを処理するスキャナIPU (Image Processing Unit) 91関連のハードウェア 構成をその作用とともに図9を参照して説明する。この スキャナIPU91の制御部上の制御手段であるCPU 92は、ROM93に格納されたプログラムを実行し、 RAM94にデータ等を書き込むことで、スキャナIP U91の全体を制御する。このCPU92はデジタル複 写機1の全体に対するシステム制御ユニット47側とシ リアル通信により接続されており、コマンド及びデータ の送受信により指令された動作を実行する。さらに、シ ステム制御ユニット47は操作パネル25とシリアル通 信により接続されており、ユーザからのキー入力指示に より動作モード等を設定する。

【0043】また、CPU92にはI/O(原稿検知セ ンサ、ホームポジションセンサ、原稿圧板開閉センサ、 冷却ファン等) 95が接続されており、 1/095の検 知及びオン/オフの制御がなされる。モータドライバ9 6は、CPU92からのPWM出力によりドライブされ ることで励磁パルスシーケンスを発生し、第1,2の走 査ユニット17, 18をスキャニング駆動させるパルス モータ97を駆動する。ハロゲンランプ19を点灯させ るランプレギュレータ98もCPU92に接続されてい る。

【0044】また、スキャナIPU91上には3ライン CCD24から出力される画像データを順次処理する各 種の処理回路等が設けられている。まず、3ラインCC D24はスキャナIPU91の制御部上のタイミング回 路(タイミング信号発生手段)99によってタイミング 信号として各駆動クロックが与えられており、所定タイ ミングで各RGBのodd (奇数画素)、even (偶数画 素)のアナログ信号をエミッタフォロワ回路100歳、 1000,100%に出力する。これらのエミッタフォ ロワ回路100*, 100°, 100° からアナログ処 理手段を構成するアナログ処理回路101%,101 。、101。へ入力されたアナログ信号は、アナログ処 理として減算法CDS(相関二重サンプリング)法によ るサンプリング処理を受け、3ラインCCD24のオプ ティカルブラック部でラインクランプを実施し、odd、e ven 間の出力差を補正することで、各々の系統毎のアン プゲインの調整を行う。ゲイン調整後は、odd、even の 2系統がマルチプレクサにより時系列的に合成されて1 系統のアナログ信号となり、最終的に、DCレベルのオ フセット調整を受けた後、A/Dコンバータ(A/D変 ル濃度、画質モード、自動用紙選択、用紙トレイ、用紙 50 換手段) 102 , 102 , 102 に入力される。

10

【0045】A/Dコンバータ102x, 102c, 1 02 に入力されたアナログ信号は、デジタル信号に変 換された後、シェーディング補正回路(シェーディング 処理手段) 103に入力されてシェーディング補正処理 を受ける。即ち、照明系の光量不均一や3ラインCCD 24の画素出力(感度)のばらつきがシェーディング補 正処理により補正される。このシェーディング補正回路 103は、シェーディング補正処理を行うためのシェー ディング演算回路121、白メモリ122の他に、レジ スタ設定部コントロール回路124が設けられ、バスI /F125を介してCPU92側に接続されている。シ ェーディング補正回路103によりシェーディング補正 された画像データ(デジタルデータ)のうち、G、R用 の画像データはライン間補正メモリ104 。, 104 に へ入力されて、3ラインCCD24上におけるRGB用 のライン間のライン数分だけ遅延させることでライン上 の位置合わせを行わせる処理を行い、ドット補正回路1 05へ入力される。ドット補正回路105では、ライン 間補正メモリ1040, 1040から出力されたG, R 用の画像データとシェーディング補正回路103から出 20 力された B 用の画像データに関して、1ライン以内のド ットずれの補正処理が行われる。次いで、スキャナ y 補 正回路106では反射率リニアデータをルックアップテ ーブル方式により補正する。

【0046】スキャナy補正回路106により補正され たデジタルデータは、第1のルートでは、自動原稿色判 定回路107と自動画像分離回路108とディレーメモ リ109とを介してRGBフィルタ・色変換処理・変倍 処理・クリエイト回路 1 1 0、プリンタ y 補正、書込処 理回路111に入力される。スキャナy補正回路106 により補正されたデジタルデータは、第2のルートで は、画像データメモリ112 , 112 , 112 , た 入力される。画像データメモリ1121,1121,1 12。はスキャナ最大読取領域の画像データをRGB別 に蓄積できるDRAMで構成されており、1スキャンで RGBの画像データを取り込み、フルカラー重ね画像出 力時やリピート複写時にはこの画像データメモリ112 』, 112。, 112』からRGB画像データを出力し 第1ルートに戻ることで対応できるようになっている。 【0047】自動原稿色判定回路107では、ACS (有彩/無彩判定) 処理を行う。このACS処理では、 黒/灰色の判定が行われる。自動画像分離回路108で は、像域分離処理として、エッジ判定(白画素と黒画素 の連続性により判定)、網点判定(画像中の山/谷ピー ク画素の繰返しパターンにより判定)、写真判定(文字 ・網点外で画像データのある場合)を行うことで、文字 及び印刷部(網点部)、写真部の領域を判定してCPU 92に伝え、後段のRGBフィルタ・色変換、プリンタ y補正、YMCBkフィルタ、階調処理でパラメータや 係数の切換えに使用される。

【0048】RGBフィルタでは、RGBのMTF補 正、平滑化、エッジ強調、スルー等のフィルタ係数を、 先の領域判定結果に応じて切換え設定する。色変換処理 では、RGBのデジタルデータから、YMCBk変換、 UCR、UCA処理を行う。変倍処理回路では、画像デ ータの主走査方向に対して拡大/縮小処理を行う。RG Bフィルタ・色変換処理・変倍処理・クリエイト回路 1 10に対しては画像表示部112が接続されており、拡 大/縮小処理後のデジタルデータの表示が可能とされて いる。クリエイト回路では、クリエイト編集、カラー加 工を行う。クリエイト編集では、斜体、ミラー、影付 け、中抜き処理等を行い、カラー加工ではカラー変換、 指定色消去、アンダーカラー処理等を行う。プリンタ γ 補正、書込処理回路111では、先の領域判定結果に基 づいてプリンタ y 変換とフィルタ係数の設定を行う。階 調処理では、ディザ処理を行い、ビデオコントロールで は書込タイミング設定や画像領域、白抜き領域の設定や グレースケールやカラーパッチ等のテストパターン発生 を行うことができ、最終画像データを書き込み処理でレ ーザスキャナ7中のレーザダイオードへ出力できるよう に処理する。

【0049】このような各機能処理は、CPU92に接 続されておりROM93に格納されたプログラムにより 各処理の設定と動作とをシステム制御ユニット47の指 示により実行される。

【0050】 ここで、アナログ処理回路1011,10 16,101。の駆動等に関して図10を参照して説明 する。3ラインCCD24やアナログ処理回路101 8,101。,101。に対してタイミング回路99か らは、図10に示すように、3ラインCCD24用のク ロックとして、 ϕ 1, ϕ 2, ϕ 1 L, ϕ CLB, ϕ R B、 o T G (C C D 移送ゲートクロック)、アナログ処 理系クロックとして、SHP(P相サンプルホールドパ ルス), SHD(D相サンプルホールドパルス), SH DE2(D相サンプルホールドパルス2段目), MPX (MPXパルス), CLP (ラインクランプ)、A/D コンバータ102に対してADCクロックなる各種の駆 動クロック(タイミング信号)が出力される一方、デジ タル系クロックとして、シェーディング補正回路103 40 に対するICLK (IPUクロック)、LSYNC (主 走査ライン同期信号)、SFGATE、OFGATE や、ライン間補正メモリ104c, 104k用のRST W、RSTR G、RSTR R、FMGATEなる各 種の駆動クロック(タイミング信号)が出力されるよう に設定されている。

【0051】このタイミング回路99は、CPU92等 に対してアドレスバス/データバス等のバスライン11 3を介して接続されたバス I / F (インタフェース) 1 14を有しており、CPU92にこのバスI/F114 50 を介して接続されたレジスタ・設定部・コントロール回

路115が設けられている。また、タイミング回路99は基準クロック発振器(基準クロック発生手段)116から入力される基準クロックを基本とするものであるが、この基準クロック発振器116とタイミング回路99との間にはスペクトラム拡散クロック発生器(スペクトラム拡散クロック発生手段)117が介在されている。ここに、スペクトラム拡散クロック発生器117を介在させることで、タイミング回路99から出力される全てのクロックに対して同期を取って拡散クロックとし

て各回路へ入力される。

【0052】 ここで、スペクトラム拡散クロック発生器 117について説明する。このスペクトラム拡散クロック発生器117は、例えば、IC-WORKS In c. のSSFTG(W42C31-03)マニュアルを参照すれば、図11に示すように、水晶発振子を用いた基準クロック発振器116の出力を分周する分周比Nの分周器151と、PLL回路152と、出力側分周器153とにより構成されている。PLL回路152は、位相比較器154とチャージポンプ155と電圧制御発振器(VCO)156と分周比Mのフィードバック分周器 20157とチャージポンプ155・電圧制御発振器157間に介在されて変調周波数との加算処理を行う加算器157とにより構成されている。

【0053】このようなスペクトラム拡散クロック発生器117は、基準クロック発振器116から入力された基準クロックを±2.5%の範囲で周波数変調する。即ち、図12に示す周波数変調プロファイルのように周期変調させる。

【0054】変調周波数 f mは、基準クロック周波数 17.5MHzとすると、

f m=31×(基準クロック周波数/18.432)=29.433kHz

Tm=1/fm=33.976μS で求められる。

【0055】この変調周波数で拡散された前後のクロック出力の周波数帯域は、上述のマニュアル中で示されているように、図13に示すようになる。スペクトラム拡散クロック発生器117の内部のPLL回路152の出力を変調して、同調したクロック信号の帯域を拡散させることでピーク値を減衰させる。ピーク値の減衰率は高調波の次数や変調の度合いに依存し、

d B = 6. 5 + 9. 1 log 1 0 (P) + 9. 1 log 1 0

P=拡散の割合(%)、F=減衰を測定した周波数(MHz)

で求められる。このように拡散の割合が大きく周波数が 高いほど減衰効果が大きくなる。

【0056】このようなスペクトラム拡散クロック発生器117を前述した読取系に適用した場合について説明する。前述したように、タイミング回路99からCCD 50

12

系各クロック、アナログ処理系各クロック、ADCクロック、IPUクロック等が各々各プロック24,101,102,103等へ供給される。基準クロックに対してスペクトラム拡散クロック発生器117にて変調したクロックをタイミング回路99へ入力しているので、全ての同期が取れておりクロック信号に対するセットアップタイムとホールドタイムも損ねることなく同期回路を伴ったデジタル回路では動作上問題はない。これに対して、アナログ回路では、アナログ出力部においては信号出力部分が十分な平坦性を保てれば問題ないが、保てなくなってくると問題となる。これは、一般的に動作周波数が高くなればなるほど困難となってくる。

【0057】アナログ信号とサンプリングクロックは同期は取れているもののサンプリングポイントに傾斜がある場合にはサンプル値が微妙に変化する。特に、CCD24出力やアナログ処理回路101の内部信号はクロックノイズ等の影響もあり、拡散クロックの変調周波数に依存する周期的なノイズが発生する。例えば、CCD24からアナログ信号がエミッタフォロワ100を介してアナログ処理回路101に入力され、SHDクロック信号によってサンプリングした時の周期的なノイズがのった場合について図14を参照して説明する。

【0058】図14は、CCD24の黒出力部のサンプリングポイント部を拡大して示したものである。ここでは、説明を簡略化するためにこの部分が単調増加している場合について説明する。基準周波数のサンプリングポイントに対して±2.5%の周波数変調により+2.5%変動した場合はMAX値を取る、このように画像データが周期的な変動を持つこととなる。

【0059】図15により主走査ライン毎のノイズの発 生について説明する。図15は変調周波数によるノイズ が主走査ライン毎に移動していく様子を示した図であ る。山の部分は画像データが高い明るい部分、谷の部分 は画像データが低い暗い部分である。各主走査ライン上 の横破線はCLPクロック(ラインクランプ信号)によ る主走査ライン毎のDCレベルを決めている信号であ る。即ち、横破線との差で画像データレベルが決定す る。図示例では、山の部分の矢印が長い物ほど画像デー タが高くなり画像ノイズとなる。図15に示す例では、 CLP、LSYNC(主走査ライン同期信号)、図示し ないoTG(CCD移送ゲートクロック)ともに変調周 波数の位相と同期が取れていない場合である。位相が主 走査ライン毎にずれていくことにより周期的な画像ノイ ズとなる。これは、スジ状の画像ノイズとして現れる場 合がある。

【0060】 [特徴的構成例1] この点、本実施の形態では、図16に示すように、タイミング回路99から出力されるLSYNC(主走査ライン同期信号)をスペクトラム拡散クロック発生器117のリセット端子にも入

力させることにより、変調位相整列手段131が構成されている。即ち、主走査方向の読取位置の機械差を調整(横レジスト調整)した信号であるLSYNC(主走査ライン同期信号)をスペクトラム拡散クロック発生器117のリセット信号として、LSYNC(主走査ライン同期信号)の立上りで変調プロフィールの再スタートを毎回かけることで主走査ライン毎に変調プロフィールの位相を揃えることが可能となる。これにより、図17に示すように、周期ノイズも位相が揃うことになる。このような主走査方向の均一な変動は、A/Dコンバータ102 $_{\rm k}$,102 $_{\rm k}$,102 $_{\rm k}$,以降のシェーディング補正回路103によるシェーディング補正処理により取り除くことができる。よって、結果的には、EMI規制をクリアし得ることとなる。

13

【0061】 [特徴的構成例2] なお、図18に示すように、LSYNC(主走査ライン同期信号)に代えて、このLSYNC(主走査ライン同期信号)対応のφTG(CCD移送ゲートクロック)をスペクトラム拡散クロック発生器117のリセット端子にも入力させることにより、変調位相整列手段132を構成してもよい。このφTG(CCD移送ゲートクロック)は、CCD24の電荷蓄積時間を決定する信号であり、φTG(CCD移送ゲートクロック)の基準により転送クロックが駆動されてCCD24よりアナログ信号が出力されるので、CCD24においては絶対的な基準信号となるが、その周期はLSYNC(主走査ライン同期信号)に代えてスペクトラム拡散クロック発生器117のリセット信号として用いても同様な効果が得られる。

【0062】 [特徴的構成例3] なお、LSYNC(主 30 走査ライン同期信号)を用いる図16の場合でもφTG(CCD移送ゲートクロック)を用いる図18の場合でも、図19に示すように、シェーディング補正回路103中にCCD24の全画素分の黒メモリ123を搭載すれば、より効果的となる(図19はφTG(CCD移送ゲートクロック)を用いた例で示している)。即ち、ノイズレベルの位相がライン毎に揃ってくるので、シェーディング補正回路103でこのノイズを補正することが可能となる。特に、全画素分の黒メモリ123を搭載することにより、補正効果も大きく黒側での変動を補正す40ることが可能となる。

【0063】シェーディング補正の計算式(10bit時)を示すと、

(((1画素毎の読取データ) - (1画素毎の黒補正データ))/((1画素毎の白補正データ)-(1画素毎の黒補正データ)))×1023 のようになる。

【0064】また、図17に示したように、LSYNC (主走査ライン同期信号)、φTG(CCD移送ゲート クロック)、CLP(ラインクランプ信号)の周期をス 50

ペクトラム拡散クロック発生器 1 1 7 の変調周波数の整数倍にすることにより、スペクトラム拡散クロック発生器 1 1 7 を入れた場合と入れない場合とで、同期信号の周期ずれにより発生する縦倍率誤差や C C D 2 4 の蓄積時間のばらつきによる微妙な濃度差も発生させなくすることができる効果も得られる。 L S Y N C (主走査ライン同期信号)の周期はタイミング回路(タイミングA S I C) 9 9 の L S Y N C 設定レジスタの設定値を変更することで対応できる。また、基準クロック発振器 1 1 6 の基準クロックの発振周波数を変更することにより本条件を得ることも可能である。

14

[0065]

【発明の効果】請求項1記載の発明によれば、光電変換手段やアナログ処理手段の駆動クロックにスペクトラム拡散クロックによる変調をかけると、サンプリングする信号の波形形状によっては周期的なノイズが発生することが考えられるが、変調位相整列手段によりスペクトラム拡散クロック発生手段の変調周期の位相を主走査ライン同期信号に対応させて揃えるようにしたので、変調周波の位相を一致させることで、主走査ラインの周期的なノイズを次の主走査ライン以降に対しても等しくすることができ、よって、後段のシェーディング処理手段により周期的なノイズを取り除くことができ、EMI規制をクリアさせることができる。

【0066】請求項2記載の発明によれば、請求項1記載の画像読取装置において、主走査ライン同期信号を用いてスペクトラム拡散クロックの変調プロフィールのライン毎の同期を確実に取るようにしたので、周期的なノイズが発生しても後段のシェーディング処理手段により確実に取り除くことができる。

【0067】請求項3記載の発明によれば、主走査ライン同期信号に周期が等しいCCD等の光電変換手段に対する駆動クロックの一部でありその電荷蓄積時間を決定するための移送ゲートクロック信号をリセット信号として利用するようにしたので、横レジストのばらつきの影響を受けることなく、周期的なノイズを取り除くことができる。

【0068】請求項4記載の発明によれば、請求項1ないし3の何れか一に記載の画像読取装置において、主走査ライン同期信号の周期をスペクトラム拡散クロック発生手段の変調周期の整数倍としたので、スペクトラム拡散クロック発生手段を入れた場合と入れない場合とで主走査ライン同期信号の周期を等しくすることで、同期信号周期のずれによる倍率ずれや読取値の微妙なずれを防止することができる。

【0069】請求項5記載の発明によれば、請求項1ないし4の何れか一に記載の画像読取装置において、変調によるノイズは黒部側に影響度が大きいが、シェーディング処理手段に黒メモリを全画素分持つことにより、変調による変動を確実に取ることができる。

【図面の簡単な説明】

【図1】本発明の一実施の形態に係る前提的構成例としてのデジタル複写機の内部構造を示す縦断側面図である。

15

【図2】タッチパネルを一部とする操作パネルの外観を 示す平面図である。

【図3】 タッチパネルの外観を示す平面図である。

【図4】デジタル複写機の回路構造を示すブロック図である。

【図5】操作パネルの回路構造を示すブロック図である。

【図6】タッチパネルに接続された座標検出回路の回路 構造を示すブロック図である。

【図7】タッチパネルに基本動作の設定画面が表示出力 された状態を示す平面図である。

【図8】タッチパネルに手差両面モードの設定画面が表示出力された状態を示す平面図である。

【図9】スキャナIPU関連のハードウェア構成を示す ブロック図である。

【図10】タイミング回路等の詳細を含めて示すシェー 20 ディング補正回路までのハードウェア構成を示すブロック図である。

【図11】スペクトラム拡散クロック発生器の構成例を示すブロック図である。

【図12】周波数変調プロファイルを示す特性図である。

【図13】変調周波数で拡散された前後のクロック出力*

*の周波数帯域を示す特性図である。

【図14】CCDの黒出力部のサンプリングポイント部を拡大して示す説明図である。

【図15】主走査ライン毎のノイズの発生について説明 するタイムチャートである。

【図16】本実施の形態の特徴的構成例1としてLSYNCをリセット信号とさせた場合の構成例を示すブロック図である。

【図17】その場合の動作例を示すタイムチャートであ 10 る。

【図18】本実施の形態の特徴的構成例2としてφTGをスペクトラム拡散クロック発生器のリセット信号とさせた場合の構成例を示すブロック図である。

【図19】本実施の形態の特徴的構成例3としてシェーディング補正回路中に黒メモリを含む場合の構成例を示すブロック図である。

【符号の説明】

2 4	光電変換手段
99	タイミング信号発生手段
101	アナログ処理手段
102	A/D変換手段
1 0 3	シェーディング処理毛段


1 1 6 基準クロック発生手段


117 スペクトラム拡散クロック発生手段


123 黒メモリ


131,132 変調位相整列手段


【図2】














【図9】




【図10】




【図11】

















【図15】




【図16】




[図17]



[図18]



[図19]



フロントページの続き

Fターム(参考) 5B047 AA01 BB02 CA06 CB17 DA04

DB01

5C072 AA01 BA08 BA11 UA02 UA06

UA12 UA16 UA20 XA01

5C077 LLO2 MMO3 NPO7 PPO6 PQ04

PQ22 RR01 RR18 SS01 SS03

TT06